Главная | Обратная связь

Технічна реалізація блоково-динамічного шифрування

Для передачі та прийому шифрованої інформації розроблено пристрій, блок-схему якого представлено на рис. 6.10.

Рис. 6.10. Пристрій передачі та прийому шифрованої інформації

Розроблений пристрій передачі та прийому шифрованої інформації складається з блоку керування, який керує усім процесом та забезпечує синхронізацію всіх пристроїв. Дані приймаються блоком Прийомник/передавач і після попередньої обробки та підсилення сигналу він передається у блок Модуляції/демодуляції, де сигнал демодулюється і готується для перетворення у цифровий вигляд. Після перетворення в цифровий вигляд у АЦП дані надходять до блоку шифрування/дешифрування, де вони дешифруються і готові до подальшого використання.

Для блоку шифрування дані повинні надходити послідовно по 64 біти, а на виході ми отримаємо потік розшифрованої інформації.

Шифрування здійснюється за алгоритмом, блок-схему якого наведено нижче (рис. 6.11), розшифрування (рис. 6.12), структурна схема (рис. 6.13).

Рис. 6.11. Схема шифрування

Рис. 6.12. Схема розшифрування

Рис. 6.13. Структурна схема блоку шифрування

Пристрій функціонує наступним чином (рис. 6.13). По 32-бітних шинах даних Х1 і Х2 надходять дані, які шифруються. За допомогою елемента, що побітно додає за модулем 2, здійснюється побітне додавання сигналів X1 і ключів P1, та відповідний результат зберігається в пам’яті. З виходу вхідного елемента XOR сигнали по 8 біт надходять на входи Рг₁ – Рг₄, які формують значення комірки, що стала активною після подання сигналів на адресний вхід. Ці значення із Рг₁ – Рг₄ подаються на вхід АЛП, який виконує над даними відповідні операції і на виході якого буде утворюватись результат у 32-бітному вигляді. Кожний біт результату подається на 32-бітний елемент XOR, який побітно додає за модулем 2 з 32-бітами числа X2 [10].

Результат побітного додавання за модулем 2 подається на вхід наступного 32-бітного елемента XOR, а на інший вхід подається значення P2. З результатом відбуваються ті ж операції, що були описані вище, і після цього на перший вхід 32-бітного елемента XOR подається результат обчислень, а на інший вхід подається сигнал з виходу першого елемента XOR попереднього циклу. Після останнього 16 циклу на виходах першого і останнього 32-бітного елемента XOR отримаємо результуючі сигнали, які подаються на входи 32-бітних елементів XOR, з додатковим побітним додаванням за модулем 2 з значеннями P17 і P18. Після цих операцій на виходах 32-бітних XOR елементів отримаємо результат у вигляді двох 32-бітних чисел [11].

Пристрій дає можливість шифрувати та розшифровувати цифрові дані, які подаються на вхід, використовуючи розроблений блоково-динамічний метод шифрування. Моделювання його в середовищі Active – HDL дозволяє реалізувати його на сучасних ПЛІС [12].