 |
|
Исследование статических и динамических рисков сбоя.
Наиболее распространенным способом исследования работоспособности моделируемых цифровых устройств является логическое моделирование. Главной задачей логического моделирования является оценка качества предлагаемого варианта функциональной схемы проектируемого устройства. На первом этапе исследуется схема на соответствие заданным функциям без учета задержек сигналов, ограничений элементной базы и внешних условий. Подобная проверка не требует больших затрат машинного времени и позволяет выявить ошибки в структуре устройства, допущенные при его синтезе. Вторым этапом исследования является проверка работоспособности устройства с учетом задержек элементов, составляющих его структуру, и воздействий различных дестабилизирующих факторов. Этот анализ дает возможность выявить критические состязания сигналов, возникающие в асинхронных схемах, а так же причин других сбоев.
При логическом моделировании могут решаться задачи проверки логики работы схем, анализ переходных процессов, определение надежности работы схем в зависимости от разброса параметров комплектующих элементов, генерация тестов и т. д. В зависимости от поставленной задачи выбирается метод моделирования. Основными отличительными чертами методов являются: способ учета времени и распространения сигнала в схеме, способ кодирования сигналов, способ построения модели в компьютере, очередность моделирования элементов. В зависимости от способа учета времени распространения сигнала методы делятся на синхронный (без учета задержек в элементах схемы) и асинхронный (с учетом задержек). В зависимости от способа представления сигналов – на двоичный и многозначный (троичный, пятизначный и др.); по способу организации работы программы - на метод компиляции и метод интерполяции; по организации очередности моделирования - сквозной и событийный.
В логическом моделировании принято представление сигналов в виде логических нулей и единиц. При этом за один из логических уровней принимается 0, а за другой 1. Также часто используется представление сигналов, обозначаемых 0, 1 и x, где 0 и 1 имеют обычный смысл, а x обозначает либо переход из одного устойчивого состояния в другое, либо неопределенное состояние. При таких условиях осуществляется троичное моделирование. В системах более детального моделирования используется большее количество символов для обозначения различных состояний сигналов. При этом для моделирования устройств, содержащих микропроцессорные элементы, в сигналах выделяют высокоимпедансное состояние, в которое переходит цепь, когда она отключена от источника питания.
В логическом моделировании оперируют понятиями моделей элементов, которые представляют
собой законченную часть логической схемы устройства, то есть отдельные комбинационные схемы типа И, ИЛИ, И-НЕ, ИЛИ-НЕ и т.п. или их более сложные комбинации. При этом используются функциональные модели элементов, то есть представление элементов в виде "черных ящиков", для которых связь между входными и выходными сигналами задается в виде булевых уравнений, таблиц истинности или описывается другими способами. Структура простейших элементов не задается, они считаются элементами, составляющими базу данных, используемую для описания более сложных устройств.