Главная | Обратная связь

Логические элементы со связанными эмиттерами

Схема логического элемента со связанными эмиттерами представлена на рис.1.20.

Входные сигналы Х₁, Х₂ подаются на транзисторы VT₁' и VT₁". Транзистор VT₂ ¾ вспомогательный транзистор, на базу которого подается постоянное напряжение +Е_Б. Эмиттеры транзисторов VT₁ и VT₂ связаны ¾ у них общее сопротивление R_Э, через которое течет постоянный ток I_Э = сonst.

Если входные сигналы Х₁ = Х₂ = 0, то транзисторы VT₁' и VT₁" закрыты, а через транзистор VT₂ протекает ток, и в этом случае

. (1.17)

Если Х₁ = 1, т.е. U_BX1 > 0, то транзистор VT₁' откроется, потенциал эмиттеров всех транзисторов возрастет, а т.к. потенциал базы фиксирован, то VT₂ закроется и весь ток потечет через VT₁, на выходе F появится сигнал F = 1, а на выходе ¾ сигнал = 0.

Таким образом, данный логический элемент реализует функцию логического "ИЛИ", т.е. , .

Рассмотрим схему соединения в данном ЛЭ транзисторов VT₁ и VT₂ (рис.1.21). Допустим, что входной сигнал изменяется медленно. Если входное напряжение U_ВХ = 0, то транзистор VT₁ закрыт, а VT₂ открыт, и его напряжение соответствует логическому нулю. Если U_ВХ = Е_Б, то оба транзистора открыты, и это состояние соответствует точке А на рис.1.22.

Если U_ВХ медленно увеличивается от значения Е_Б, то транзистор VT₁ будет продолжать открываться. Т.к. потенциал базы VT₂ фиксирован, а Е_Э увеличивается, то транзистор VT₂ будет закрываться. В точке В транзистор VT₂ закрыт, и этому соответствует пороговое напряжение логического элемента U_П2. Когда VT₂ закрылся, его входное сопротивление R_ВХ резко возросло. Это означает, что эквивалентное сопротивление в цепи эмиттеров тоже возросло:

R_ЭКВ(Э) = R_Э || R_ВХ2, (1.18)

и поэтому наклон участка DE изменился. В точке Е транзистор VT₁ входит в насыщение, т.е. он может быть представлен в виде эквипотенциальной точки (рис.1.23). На участке EF транзистор VT₁ насыщен и напряжение U_К1 повторяет входное напряжение.

Характеристика схемы с точки зрения параметров.

1. Быстродействие определяется t_З.СР., которое в этой схеме достаточно мало и составляет величину меньше 10 нс. Таким образом, данный ЛЭ относится к классу сверхбыстродействующих. Этому способствуют:

1) Транзисторы работают в активном режиме без захода в область насыщения.

2) Транзистор VT₂ включен по схеме ОБ, поэтому его быстродействие оценивается постоянной времени t_a.

3) Сопротивления R_K1 и R_K2 невелики.

2. Коэффициент объединения по входу n £ 5, а коэффициент разветвления по выходу m £ 15.

3. Схема обладает плохой помехоустойчивостью, т.к. ширина активной зоны (U_П1 – U_П2) составляет десятые доли вольта. Допустимое напряжение помех примерно 0.15В.

Рассмотрим реальную схему ЛЭ со связанными эмиттерами (рис.1.24). Схемы такого типа - это схемы 500 и 1500 серий.

Такая схема включения позволяет увеличить помехоустойчивость ЛЭ. Сопротивление нагрузки выбирается в пределах R_Н = 50…240Ом. Напряжение питания Е = –5.2В. роль источника напряжения для питания опорного транзистора играет делитель R₅ – R₆. Такой ЛЭ на схеме обозначается как на рис.1.25. У ЛЭ 500 серии среднее время задержки t_З,СР @ 3нс, а у 1500 серии t_З,СР < 1нс.

Чтобы расширить возможности ЛЭ, можно реализовать дополнительное соединение выходов ¾ "монтажное ИЛИ" (рис.1.26).

Часто возникает проблема согласования ТТЛ и ЭСЛ (эмиттерно-связанной логики). Для этого используют специальные схемы согласования, которые называются преобразователями уровня. Например, схема К500ПУ124 используется для согласования ТТЛ с ЭСЛ, а схема К500ПУ125 ¾ для согласования ЭСЛ с ТТЛ.