Главная | Обратная связь

Методи ізолювання елементів ІМС

При відсутності ізоляції елементів біполярних мікросхем всі вони виявляться електрично пов'язаними між собою через підкладку. Ізоляцію здійснюють з використанням декількох конструктивно-технологічних варіантів.

Ізоляція обратно-зміщеними p-n переходами.

Цей спосіб, будучи історично першим, поширений і донині, оскільки володіє високою технологічністю, операції створення ізолюючої області (додатково одна операція фотолітографії і одна операція дифузії) природним чином вливаються в технологічний маршрут, не вимагають ні додаткового обладнання, ні використання нових матеріалів. Недоліком цієї конструкції є те, що площа ізолюючої області порівнянна з площею, що відводиться під транзистор, і навіть перевищує її. Спроба усунути хоча б частково цей недолік без зміни способу ізоляції призвела до створення транзистора, в якому ізолююча область сформована дифузією домішки n-типу на всю глибину епітаксійного шару до зіткнення з прихованим n + - шаром і використовується в якості колекторної області транзистора.

Ізоляція елементів напівпровідникових мікросхем за допомогою обратно-зміщеного p - n переходу крім зазначеного має й інші принципово непереборні недоліки. До них відносяться: велика паразитна ємність ізолюючих p-n переходів і поява додаткових паразитних елементів у структурі мікросхеми; необхідність подачі на ізолюючий p-n перехід певного за величиною і знаку напруги зсуву; наявність чотиришарових структур n-p-n і p-n-p типу, які володіють позитивним зворотним зв'язком по струму, внаслідок чого при впливі на них іонізуючих факторів збільшення струму через ці структури буде приводити до ще більшого його зростанню.

Зазначені недоліки не дозволяють домогтися істотних успіхів у зростанні швидкодії мікросхем, збільшення ступеня їх інтеграції, радіаційної стійкості і стабільності в інтервалі температур.

Ізоляція діелектриком.

Конструкція інтегрального транзистора , ізольованого від сусідніх елементів мікросхеми за допомогою діелектрика. Плівка діелектрика (SiO2) і непровідна підкладка усувають кардинальним обрізом недоліки, властиві ізоляції p-n переходами. Але для здійснення такого способу ізоляції необхідний досить складний технологічний процес, що включає в себе операції з розміщення в діелектричному матеріалі острівців монокристалічного кремнію і операції з формування p-n переходів у цих острівцях. Важкий підбір матеріалу діелектричної положки для цієї конструкції, оскільки коефіцієнти термічного розширення підкладки і монокристалічного кремнію повинні збігатися, інакше проведення операцій, пов'язаних з нагріванням, стане неможливим через викривлення структур і появи дефектів в кристалічній решітці кремнію.

Основними недоліками конструкцій з діелектричної ізоляцією елементів є: складний технологічний процес і малий вихід придатних мікросхем;

поганий відвід тепла від елементів мікросхеми в підкладку , оскільки тепловий опір діелектричних матеріалів в десятки разів більше теплового опору монокристалічного кремнію ;

труднощі створення розводки за порівняно великого перепаду висот рельєфу поверхні в структурах КНД ;

висока щільність дефектів структури в ізольованих острівцях кремнію і низька відтворюваність параметрів елементів мікросхем .

Комбінована ізоляція поєднує технологічність ізоляції p - n переходом і високі якості діелектричної ізоляції : елементи мікросхеми з боку підкладки ізольовані обратно - зміщеними p - n переходами , а з бічних сторін - діелектриком (оксидом , склом , керамікою , полікремнію і т.д.). Таким чином , ізоляція p - n переходами замінюється ізоляцією діелектриком в найбільш вразливому приповерхневому шарі і з бічних сторін .

Найбільшого поширення сьогодні набули такі варіанти комбінованої ізоляції , як локальне окислення ( ізопланарной технологія) і вертикальне анізотропне травлення з подальшому заповненням канавок полікристалічний кремній ( поліпланарная технологія) .

В основі технологічних процесів лежить локальне наскрізне " прокісленіе " або протравлення тонкого ( 2 ... 3 мкм) епітаксійного шару кремнію n - типу , в результаті цей шар виявляється розділеним на острівці , в яких формуються елементи мікросхем .

Комбінована ізоляція дозволяє зменшити паразитні ємності ізольованих областей на підкладку за рахунок усунення бічних ділянок p - n переходів , усунути струми витоку в області виходу p - n переходів на поверхню і на бічних ділянках p - n переходів . У той же час при методі комбінованої ізоляції вдається забезпечити хороші умови тепловідведення і збільшити ступінь інтеграції елементів в мікросхемі за рахунок скорочення площі, що відводиться під ізоляцію .

СРС №17