Схема запоминающего устройства
Основы Общие описания В системе процессора, в зависимости от области применения, необходимо различное построение записывающего устройства, когда речь идет о количестве ячеек памяти (емкость запоминающего устройства) и о количестве битов на ячейку памяти (число разрядов цифрового слова). По экономическим соображениям в данных системах часто используются модули записывающего устройства, которые, если рассматривать их в отдельности, не выполняют требования в отношении емкости записывающего устройства. В данном случае требуется специальное неправильное соединение данных модулей. В качестве модулей записывающего устройства в данном случае используются оперативные запоминающие устройства (ОЗУ). В полупроводниковой технике они называются записывающими устройствами для записи считывания. Каждая ячейка памяти имеет установленную емкость. Каждая ячейка может принимать информацию определенной длины в битах. Отдельные ячейки памяти имеют адреса. С помощью этих адресов можно выбирать запоминающие ячейки. Оперативное запоминающее устройство работает с произвольной выборкой. Обозначение ОЗУ используется для устройства с произвольным доступом или более точно, для запоминающего устройства с произвольной выборкой. 11.1.2 Расширение разрядности обрабатываемого слова
Модули запоминающих устройств, которые не обладают необходимым разрядом слова, могут использоваться параллельно. Запоминающее устройство с организацией в 1024 запоминающих ячеек х 8 бит на одну запоминающую ячейку может использоваться с двумя оперативными записывающими устройствами 2114 (1024 x 4 бита), как показано на рисунке 11.1.2.1. Рисунок 11.1.2.1
11.1.3 Расширение количества ячеек памяти
Например, можно использовать запоминающее устройство с организацией в 2048 запоминающих ячеек х 4 бита на одну ячейку памяти с двумя оперативными запоминающими устройствами 2114 (1024 x 4 бита), как показано на рисунке 11.1.3.1. На рисунке 11.1.3.2 показано, как необходимые 2048 ячейки памяти на обоих модулях поделены пополам. Рисунок 11.1.2.2 Блок-схема поля памяти Рисунок 11.1.3.1
Декодирующее устройство состоим только из одного инвертора. Четыре линии ввода-вывода модуля памяти параллельно подключены к 4-битной информационной шине. Это не представляет опасности, так как линии неактивного модуля информационной шины (Tri-State) отключены. Рисунок 11.1.3.2
Если получатель данных не включен на прием, то его информационные входы должны быть с большим омическим сопротивлением. Получатель данных не должен влиять на сигналы, находящиеся на линиях информационных шин. Наряду с высоким и низким уровнем должно быть еще и третье высокоимпедансное состояние. Схемы, входы и выходы которой могут быть подключены с большим омическим сопротивлением, называются схемами с тремя состояниями(схемы Tri-State). ©2015 arhivinfo.ru Все права принадлежат авторам размещенных материалов.
|