Главная | Обратная связь

Схемы кодирующего устройства

Рисунок 5.2.3.1 Схема 1

На схемах, изображенных на рисунках 5.2.3.1 и 5.2.3.2, представлен преобразователь кода, который преобразовывает двоично-десятичный код 8421 в другой код.

Рисунок 5.2.3.2 Схема 2

 

❒Эксперимент 1:

Ход работы:

· Заполните таблицу 5.2.3.1 данными для обоих преобразователей кода (рисунки 5.2.3.1 и 5.2.3.2).

· Соблюдая правила, занесите в заданные схемы с условными обозначениями (рисунки 5.2.3.3 и 5.2.3.4) обозначение кодов, входов и выходов.

 

Двоично-десятичный код 8421

Схема 1

Схема 2

d

c

b

a

h

g

f

e

h

g

f

e

Рисунок 5.2.3.3 Условное обозначение для схемы 1

Рисунок 5.2.3.4 Условное обозначение для схемы 2

Таблица 5.2.3.1

 

6.

Вычислительные схемы

Основы

Общие описания

Все арифметические действия внутри компьютера сводятся к простому сложению и вычитанию (но даже вычитание производится с помощью суммирующего механизма). Поэтому суммирующий механизм является единственной деталью процессора, с помощью которого могут быть проведены арифметические операции. Для каждого двоичного разряда требуется подобная схема сложения, которая может быть произведена из правил суммирования двоичных чисел.

Полусумматор

В таблице 6.1.2.1 приведен пример сложения двух одноразрядных двоичных чисел P₀ и Q₀.

Схема сложения должна объединять четыре возможных комбинации уровней в сумму ∑₀ и в перенос CO.

В вышеупомянутом примере сумма имеет одинаковое разрядное значение (вес) 2⁰ и перенос 2¹.

 

Q0	P0	∑0	CO
Таблица 6.1.2.1

 

Комбинационная схема создается на основании уравнений алгебры переключательных схем (смотри: дизъюнктивные нормальные формы).

Неравнозначность, исключающее ИЛИ

CO =P₀ Λ Q₀

Рисунок 6.1.2.1 Условное обозначение полусумматора CO…Выход переноса (Carry out)

На рисунке 6.1.2.1 показано условное обозначение полусумматора на схемах.

 

Рисунок 6.1.3.2 Условное обозначение одноразрядного полного сумматора Рисунок 6.1.3.1 Условное обозначение одноразрядного полного сумматора CI…Вход переноса (Carry in) Таблица 6.1.3.1 1-ый полусумматор 2-ой полусумматор Рисунок 6.1.2.2 Схема полусумматора

Сама схема показывает перенос CO, но она не учитывает переносы, поступающие от других суммирующих ячеек. Поэтому она не является полноценным сумматором и называется полусумматором.

На рисунке 6.1.2.2 изображена схема полусумматора.

Полный сумматор

Полный сумматор имеет дополнительный третий вход, который принимает при сложении многозначных двоичных чисел перенос из предшествующего, меньшего разряда и складывает его с суммой значений P₁ и Q.

Примером этого может стать сложение трех одноразрядных двоичных чисел P₁, Q₁ и CI.

Одноразрядный полный сумматор (таблица 6.1.3.1) может быть создан из двух соединенных по каскадной схеме полусумматоров. Сложение происходит в два этапа:

1.Сложение обоих чиселP₁ и Q₁ в промежуточный итог S₁ и в перенос C₂

(1-ый полусумматор)

2.Сложение переноса CI и промежуточной суммы S₁ в конечную сумму S и в перенос C₃ (2-ой полусумматор)

Окончательный выход переноса CO будет «1», если первый или второй полусумматор выдает «1» как перенос. Соединение обеих частей переноса происходит с помощью схемы ИЛИ. На рисунках 6.1.3.1 и 6.1.3.2 показано условное обозначение и схема одноразрядного полного сумматора.

Для получения комплектного арифметического устройства необходимо соединить полные сумматоры, число которых соответствует количеству используемых двоичных разрядов, таким образом, чтобы каждая ступень принимала перенос предшествующей ступени (с меньшим весом).

Примером этого является сложение десятичных чисел.

 

Такой сумматор (4-битный полный сумматор, рисунок 6.1.3.3) в принципе может рассматриваться как соединение по каскадной схеме 4-битных полных сумматоров. Но все же из-за образующегося продолжительного времени распространения сигнала данный вид схемы не находит применения.